罕见，院士独立作者发ACS Nano！

高性能碳纳米管薄膜晶体管技术

近日，北京大学彭练矛院士在知名期刊ACS Nano发表前瞻性文章，指出半导体单壁碳纳米管(CNTs)具有理想的电子、化学和力学性能，是后摩尔时代构建晶体管的理想通道材料。基于碳纳米管的平面CMOS晶体管可以缩小到10纳米以下的技术节点，其表现出远远超过硅极限的优异性能。同时，碳纳米管电子技术本质上是一种薄膜晶体管技术，可以在玻璃、聚合物等基板上构建面积达几米的芯片，为大面积柔性电子应用提供技术支持。此外，由于碳纳米管电子技术只涉及低温工艺(低于400°C)，因此可以实现逻辑和存储器件的单片3D集成，这可以大大提高芯片的综合性能，并导致特殊数据结构的性能提升千倍，特别是在人工智能应用中。

从历史上看，晶体管技术沿着两条截然不同的道路发展。沿着第一条路径，高性能硅晶体管推动了从低功耗设备到大型服务器等计算系统中使用的微处理器(图1)。速度和能效的提高主要是通过缩放晶体管来实现的。但是，以这种方式对晶体管性能的提升基本上达到了绝对的极限。晶体管性能的进一步提高只能来自新材料的引入和晶体管沿垂直方向的三维(3D)集成。理论计算表明，这种3D路径有望带来数百或数千倍的系统性能改进(以能量延迟积EDP衡量)。然而，对于传统半导体技术而言，由于层间介质和金属互连的加工温度(一般在400℃以下)的严格限制，3D芯片技术的发展主要局限于后封装阶段，实现节能的单片3D集成仍然是一个巨大的挑战。

以显示驱动为代表的薄膜晶体管(TFT)技术的发展是另一条截然不同的技术路线。TFT技术的主要特点是低温工艺(低于400℃)。TFT技术的发展主要是由更大的尺寸驱动的，典型的先进面板已经达到了几米(图1)。然而，传统TFT晶体管的性能往往受到很大的限制，主流TFT技术无法实现晶体管缩小到亚μm技术节点的互补金属氧化物半导体(CMOS)逻辑。虽然基于TFT的射频识别(RFID)的标签是可能的(在13.56 MHz的基本载波频率上工作)，但商用TFT通常在电气性能方面受到限制;例如，由于传统TFT技术的截止频率有限，使用TFT的蓝牙(使用2.4 GHz ISM频段2400-2483.5 MHz，可实现范围和吞吐量之间的良好平衡)或WiFi通信(同时在2.4和5 GHz频段运行)尚不可能实现。

以CNTs和二维(2D)半导体为代表的纳米功能材料(图1)的发展为晶体管技术的发展带来了可能性。特别是，现在可以通过溶液方法获得高纯度的半导体碳纳米管，这些溶液加工的碳纳米管已被用于在玻璃和塑料等衬底上制造CMOS晶体管，在某些情况下，使用低温工艺可以制造出非常小的低于100 nm的通道和栅极长度。这些结果推动了具有超大尺寸晶体管的大面积TFT技术的发展，有望实现大面积高性能CMOS集成电路(ic)，并大大降低成本。

图1. 在过去的25年里，由(上)高性能和(下)薄膜晶体管实现的技术。

表1. 商业和碳纳米管TFT技术概述

实验表明，基于单个半导体碳纳米管的平面碳纳米管CMOS晶体管可以缩放到5nm(图2)。这些5nm器件表现出接近理论预测的优异性能，远远超出了硅的极限，并且优于任何其他已被证明的替代品。(3)碳纳米管CMOS逻辑电路已被证明在0.4 V下工作，而硅CMOS器件预计将被限制在大于0.6 V的最佳缩放。在晶体管层面，世界各地的实验室已经证明，碳纳米管晶体管的综合(EDP)优势是硅基(9)晶体管的10倍以上，可以实现3-4个技术节点的飞跃，从而使碳纳米管28纳米技术可以提供超越硅基7纳米芯片的水平。

图2. 5nm碳纳米管晶体管的结构与性能: (a)栅极长度为5nm的普通pd接触碳纳米管的TEM图像; (b)石墨烯接触碳纳米管晶体管结构示意图; (c)三种典型石墨烯接触碳纳米管的转移特性， Lg = 10 nm，典型亚阈值(SS)为60 mV/ 10年，(d)， Lg = 5 nm，典型SS为73 mV/ 10年，Vds =−0.1 V。

为了进一步提高截止频率，应减小所有寄生电容和电阻。图3显示了为碳纳米管射频晶体管开发的y形栅极结构的原理图和相应的SEM图像，这使得碳纳米管MOSFET的最高频率达到1 THz。需要注意的是，尽管碳纳米管MOSFET器件的截止频率尚未超过基于inp的HEMT器件的水平，但仍有很大的改进空间。例如，可以进一步优化碳纳米管阵列材料的取向和密度，并且可以进一步减少由残余聚合物在MOSFET器件表面引起的电荷陷阱。可以预见，截止频率和最高频率均大于1THZ的碳纳米管晶体管和可工作在100GHZ以上的碳纳米管CMOS电路将很快出现，这些进步将为未来在毫米波和太赫兹通信和雷达中的应用带来动力。

图3. 碳纳米管射频器件结构及电学特性: (a)碳纳米管MOSFET的y形栅极结构示意图和(b) SEM图像;(c)实验测量的常规半导体和纳米结构碳材料的功率增益截止频率fmax与电流增益截止频率fT。

利用北京大学的研究人员开发的分散和再分散工艺可以提高碳纳米管材料的纯度。图4a显示，该工艺使用共轭聚合物PCz分子和两种独立的有机溶剂(图4b所示的甲苯溶剂和图4c所示的1,1,2-三氯乙烷)。首先将CNTs和PCz分子的混合物分散在甲苯溶剂中(图4b)，然后进行过滤和THF冲洗。然后，将残留物再分散到目标1,1,2-三氯乙烷溶剂中，生成单分散的碳纳米管(图4c)，并可重复此再分散过程，生成半导体纯度越来越高的碳纳米管。测量每个色散过程后的吸光度光谱(图4d)。通常，这些光谱显示出较高的S22(由于半导体碳纳米管)/M11(由于金属碳纳米管)峰比，反映出良好的半导体纯度。如图4所示，三分散碳纳米管溶液的S22/M11峰值比明显高于单分散或双分散碳纳米管溶液。

图4.碳纳米管的纯化和表征。(a-c)获得超高半导体纯度碳纳米管的多重分散工艺示意图。(d)每次色散过程后的吸光度光谱。(e)沉积碳纳米管阵列沿碳纳米管取向方向的拉曼光谱。

如前所述，碳纳米管材料的纯度可以通过重复分散过程来提高;因此，碳纳米管材料的纯度目前不是集成电路研究的主要障碍。然而，快速表征碳纳米管薄膜材料的纯度仍然是一个挑战。早期制备的碳纳米管薄膜的纯度主要通过光谱方法来表征，但经过几年的进步，碳纳米管材料的纯度已经大大提高到完全无法用光谱来定量评价的水平。最可靠的方法仍然是低效的电测量方法。通过制备tft，测量传递曲线，观察通道中金属碳纳米管的含量(图5)。

图5.碳纳米管样品纯度的影响：使用基于碳纳米管样品的场效应管测量转移特性曲线，其中(a) MIT团队使用的纯度为99.99%(16)和(b)北京大学团队使用的纯度优于99.9999%。

对于大多数TFT应用，晶体管的典型通道长度大于500nm，而随机定向网络型碳纳米管薄膜是合适的。这些网状型薄膜材料的制备正迅速走向成熟，并已商品化。覆盖碳纳米管tft的晶圆现在可以从商业铸造厂获得。然而，制备大面积排列良好的高密度碳纳米管阵列(图6)仍然面临着一些挑战:特别是消除缺陷。对于28nm以下的技术节点，碳纳米管通道的断管问题也需要解决。它们不仅影响导通电流，即器件性能，而且影响器件的均匀性。需要具有均匀长度的碳纳米管，以及这些碳纳米管的定点组装，例如通过DNA技术。溶液加工CNT材料的另一个大问题是, 一些用于分离碳纳米管的聚合物残留物仍然附着在碳纳米管的表面，影响了接触质量和表面介电层，导致表面电荷浓度增加，更重要的是，使碳纳米管的表面化学复杂化，间接影响了接触的稳定性(如低功函数金属制备的n型电极氧化)。

图6. 良好排列碳纳米管的制备与表征。(A-D)晶圆级碳纳米管阵列制备过程示意图。(E)光学图像显示了用于在4英寸管上涂覆碳纳米管的浸涂装置。硅晶片。(F-H)扫描电镜图像显示了在不同倍率下使用最佳碳纳米管溶液浓度(40 mg/mL)获得的沉积碳纳米管阵列。(I)使用最高碳纳米管溶液浓度为60 mg/mL时获得的碳纳米管阵列的横截面TEM图像。CNTs清晰地显示密度至少为200cnts /mm (< 5nm间距)。

碳纳米管晶体管研究的进展已经成熟到一个地步，晶体管的产率大约100%已经在芯片上实现了数万个晶体管。2017年，北京大学团队利用随机定向碳纳米管网络演示了一种中等规模的碳纳米管CMOS电路。通过使用无掺杂策略，即不同的接触电极来控制器件的极性，展示了n型和p型器件性能之间完美对称的优秀CMOS器件(图7)。即使在0.1 V的超低驱动电压下，基于这些晶体管的逆变电路也显示出几乎理想的输出电压传递曲线(VTCs, VOUT vs VIN)，证明了在这些碳纳米管TFTs中完美对称的CMOS器件阈值电压控制。虽然制备网络型碳纳米管薄膜的方法正在迅速成熟，并为大规模集成电路的制造做好了准备，但由于基于网络型薄膜的tft的性能在很大程度上受到薄膜中碳纳米管/碳纳米管结的限制，因此这种系统的速度通常不是很好。网状TFTs的导通电流一般小于100 μA/μm;虽然这比传统的tft要好得多，但这个值仍然远低于理论极限。

图7. 基于随机定向网络型碳纳米管薄膜材料的对称CMOS器件和逆变电路。(A) CMOS tft的转移特性和(B)输出特性，(C) 148个p型tft和190个n型tft的跨导统计。(D)扫描电镜图像显示对称的CMOS逆变器和(E)不同驱动电压下CNT逆变器的输出电压传递曲线。

Arnold等人通过浮动蒸发自组装的可扩展工艺，将高纯度的聚芴分类的半导体碳纳米管从溶液中沉积到衬底上的排列阵列中，从而获得了一种排列的碳纳米管阵列膜，其饱和导通电流密度高达900 μA/μm。在相同栅极氧化层厚度和相同的关态电流密度下，与90nm技术节点的Si晶体管相似或超过(图8)。最近的研究结果将该通态电流值推高至2870 μA/μm，突出了碳纳米管tft在逻辑芯片和高速通信中的潜力。

图8. 由排列的半导体碳纳米管阵列构成的碳纳米管晶体管。(A) Wch = 4.1 μm, Lch = 150 nm的p型碳纳米管阵列薄膜晶体管的SEM图像。插入的SEM图像(比例尺，200 nm)显示了碳纳米管阵列，尺寸为47 CNTs/μm。(B)测试碳纳米管阵列薄膜晶体管的导通电流(VDS =−1 V);Lch = 140 nm)对Si晶体管(90 nm节点，VDS = - 1.2 V)的性能，相对于VGS - Voff，由栅极介电常数(εrεo)和栅极氧化物厚度(tox)归一化。

到目前为止，基于碳纳米管的最复杂的微处理器是由麻省理工学院的研究团队在2019年发布的。利用随机定向网络型碳纳米管薄膜、局部后门结构和Skywater的90纳米CMOS工艺线，该团队制造了一个由14000个晶体管组成的RISC-V微处理器(图9),为碳纳米管芯片的大规模应用奠定了基础。

图9 由碳纳米管微处理器RV16X-NANO。(a)制备的RV16X-NANO芯片图像。模具面积为6.912 mm × 6.912 mm，四周放置输入/输出垫。放大后的扫描电镜图像如下所示(其中一张图像为假色，以匹配(b)示意图中的着色)。RV16X-NANO以硅- cmos兼容的方式制造。(b) RV16X-NANO物理布局示意图。

小结：目前，已经有足够的论证证明碳纳米管晶体管技术可以用于构建性能接近理论极限、大面积绝缘和柔性衬底的高性能电子系统。高性能晶体管技术与基于碳纳米管的低成本TFT技术的融合，有望为未来对廉价计算能力有巨大需求的大数据、物联网、人工智能等新兴应用带来广阔的应用空间。

Lian-Mao Peng*. High-Performance Carbon Nanotube Thin-Film Transistor Technology.
https://doi.org/10.1021/acsnano.3c05753

来源：高分子科学前沿

声明：仅代表作者个人观点，作者水平有限，如有不科学之处，请在下方留言指正！